广嵌科技  广嵌教育  广嵌威客  English  
 
首页 > 硬件设计 > PCB设计 > 串扰仿真的疑问
串扰仿真的疑问
来源:电子开发网 作者: 时间:2008-03-03 发布人:林逸
  对三根线进行串扰仿真,发现当victim nets 为high 时,如果aggressor net 为fall,则串扰比较小,如果aggressor net 为rise 时,串扰很大。同理当victim nets 为low 时,如果aggressor net 为rise,则串扰比较小,如果aggressor net 为fall 时,串扰很大。而且两者相差很大,实际上是不是这样的呢?那我们最终是不是要用大的那个串扰来做参考。但是该值很大,大概有800mv 以上,线间距用5mil,平行长度为4000mil。另外发现线的长度为1000mil 和2000mil 时反而比3000mil 和4000mil 时的串扰大,这是什么原因?按道理来说串扰的大小应该和平行长度成正比呀!

先谈谈我对你第二个疑问的看法:
  一般情况下,后向串扰的影响较大,而后向串扰在一定范围内和耦合的长度成正比,但当耦合的长度到达一定长度后,后向的值不再随传输线的长度变化而变化,我们把这种情况叫做后向串扰的饱和,这个长度叫做临界长度,超过这一长度,后向串扰的峰值达到饱和,将不再随着传输线的长度变化,这个临界长度折合成时间大概是上升时间的1/2。据个例子,如果你的驱动上升沿为1ns 的话,那么饱和长度为0.5ns,约为3333mils。所以在3000mils 以内串扰会随耦合长度变长而增强,但超过3500mils 之后,长度变化对串扰影响不大,这时候由于峰值的摆动,很可能出现反而小的情况(但不会小的太多)。如果你的驱动器件的上升时间更快,只有几百ps,那么它的饱和长度就在2000mils 左右,也许就是你出现的这种情况

  没错,当平行布线长度超过信号上升时间的两倍的时候,串扰趋向饱和,不再随着长度的增加而增大,至于你的线的长度为1000mil 和2000mil 时反而比3000mil 和4000mil 时的串扰大,估计是仿真的误差。
  前面的问题没有看得很明白,串扰仿真的时候可以选择奇偶模式,需要根据实际情况确认,Allegro 还可以设置Xtalk_active_time 等参数,进行精确仿真,不过一般来说,仿真串扰都是选择最恶劣情况关于串扰仿真的时候奇偶模式,建议你找相关文章看一看。
  至于Xtalk_active_time 等参数,我只是说有这些设置,实际仿真的时候一般不会去设定,只对最恶劣情况进行分析
可以学习《high-speed digital design》和《high speed digital system design》这两本书你可以到一些网站上去下载,发邮件给tigerlhl@yeah.net,你多半会收到她们的电子文档

·上一条:离子迁移谱仪嵌入式系统的设计
·下一条:PROTEL SCH转为POWERPCB网表步骤,及ECO步骤

相关信息
·PCB布局设计检视要素
·orcad 中快速將所有..
·高速PCB设计中的信号完..
·以TFP401A为核心的..
·PXI Express将..
·DDR1&2&3的“读”..
·SigXplorer中两..
·优化PCB设计的可编程电..
·PROTEL SCH转为..
·Blazeroute怎么..
Copyright ©2005-2007 广东省嵌入式软件公共技术中心.All Rights Reserved.版权所有 复制必究
客户服务支持:020-32068395-832 24小时服务热线:13631411558
技术支持与报障:gdesc@midea.com.cn 020-32068395-807/809
粤ICP备05104135号